医马克特氏病 医二二

Walter Art Harry Color

DialogWeb Records

Page 1 of 1

# DialogWeb™

1/9/1

9167307

Basic Patent (No, Kind, Date): JP 2058261 A2 900227

PATENT FAMILY:

JAPAN (JP)

Patent (No, Kind, Date): JP 2058261 A2 900227

MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEIKO EPSON CORP

Author (Inventor): NAKAJIMA NOBUYUKI

Priority (No.Kind, Date): JP 88209032 A 880823

Applic (No, Kind, Date): JP 88209032 A 880823

IPC: \* H01L-027/088

Derwent WPI Acc No: ; C 90-105237 JAPIO Reference No: ; 140225E000093 Language of Document: Japanese

Inpadoc/Fam.& Legal Stat (Dialog® File 345): (c) 2003 EPO. All rights reserved.

©1997-2003 The Dialog Corporation - Version 2.3

⑩日本園特許庁(JP)

① 特許出願公開

# 

®Int. Cl. 5

識別配号 庁内整理番号

❷公開 平成2年(1990)2月27日

H 01 L 27/088

7735-5F H 01 L 27/08

102 C

審査請求 未請求 請求項の数 1 (全3頁)

図発明の名称 MOS型半導体装置の製造方法

Ø特 顧 昭63-209032

**金出 顧 昭63(1988)8月23日** 

**@**発明者中島 信

信 之 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

**別出 職 人 セイコーエブリン株式** 

東京都新宿区西新宿2丁目4番1号

会社

@代理人 弁理士上柳 雅普 外1名

朔 (額 ) 會

1. 発明の名称

- 1

M08型半導体装置の製造方法

#### 2.特許舒求の範囲

それぞれちがったスレッショルド電圧をもつ4 種類のトランジスタを形成するために、

(α) 無 1 トランジスタと紙 4 トランジスタ係 分をレジスト旋布し、第 2 トランジスタと部 5 トランジスタ 8 部分化 8 型のイオン種のイオン打込み を行うことと、

(4) 第1トランジスタと第2トランジスタ部分をレジスト数布し、第3トランジスタと第4トランジスタ部分に、で型のイオン種のイオン打込みを行うことによって各トランジスタのスレッジョルド電圧を調節することを特徴とするw 0 5 型半準体装置の製造方法。

## 3. 希明の詳細な説明

#### [ 遊集上の利用分野 ]

本発明は、 N g 8 型半導体設置の要置方法において、それぞれちがったスレッショルド電圧をもつ 4 種膜のトランジスク (第 1 トランジスク〜第 4 トランジスタ)を形成することに関するものである。

#### [ 従来の技術]

従来のM O 8 型半導体装置の製造方法を第 2 圏 に示す。 M O 8 博産のトラングスタにおいてスレッショルド第圧のちがう 4 種のトランジスタを形 成するために従来は、各トランジスタに応じたフォト工程用マスクを使用し、レジスト登布,ののレジストをある。イオン打込な行っていた。 第 2 図を用いて、 説明する。各トランジスタのスシンを用いて、 説明する。各トランジスタのスシンを形成し、 4 との O O O S 像化な分に、 二酸化ケィ素酸2 8 を形成してから行う。

# 持期平2-58261(2)

まず、第3トランジスタ形成のためにレジストの 塗布・焼きつけを行い、他のトランジスタ部分を レジストでおおい、ポロン(B+)のイオン打込 を行い(25)、弟Sトランジスタのスレッショ ルド電圧を調節する。次に、第2トランジスタの 形成のために、他のトランジスタ部分をレジスト でおおい、ヒ素(Ae^)のイオン打込を行いし 24)、第2トランジスタのスレッショルド選圧 を調筋する。次に、ポリシリコンでゲート電標路 27を形成した後、スレッショルド毎圧を特に高 く設定した第4トランジスタの形成のため、ポロ ン(B<sup>+</sup>)の高値関イオン打込を行う。なお第1 トランジスタは、シリコン遊復そのものを使うた め、イオン打込は行わない。以後、ソース・ドレ イン部の形成を経て、トランジスタ部分が完成す **5.** 

#### [発明が解決しようとする課題]

しかし、上記の従来の製造方法では、第1~第 4のトランジスタのスレッショルド電圧制節のた

( \* ) 第1と第2トランジスタ部分をレジスト 魚市し、第3と第4トランジスタ部分に、を変イ オン様のイオン打込(B<sup>+</sup> )を行うことによって 、スレッシェルド電圧の調節を行うことを特徴と する。

#### [ 製施餅]

• }

めに、三種類のフォト工程と三種類のイオン打込 工程を必要とし、スルーファトの低下をまわき、 かつ、複雑なマスク構成のため、マスク作成の はスが発生する恐れがあった。そこで本発明は フォト工程を二つに彼らし、イオン打込を行う い第1トランジスタを除く第2一萬4のトランジスタのスレッショルド電圧を二回のイオンT 低下 スタのスレッショルド電圧を二回のイオン工程 はマスク作成時のミスの低減をはかることを目的 とする。

## [ 課題を解決するための手段]

本発明の N O S 型半導体装置の製造方法は、 N M O S 構造の半導体装置においてスレッショルド 電圧のちがう 4 種間のトランジスタを形成するために、

( c ) 終1と終4トランジスダ駅分をレジスト 数布し、第2と終3トランジスダ部分に、 N 型の イオン側のイオン打込を行うことにより、スレッ シェダド電圧の調整を行うことと、

ランジスタと第4トランジスタの領域にレジスト 1 2を並布し、第 2トランジスタと第 5 トランジスタのみにヒ素イオン( K s<sup>+</sup>) 1 4 を打込む。 打込エネルギー・ドーズ量は 1 0 0 K s V、 5 0 E 1 2 cm である。(第 2 図 ( c ) )

次に、第1トランジスタと第2トランジスタの 個妹にレジスト12を独布し、第3トランジスタ と第4トランジスタにボロンイオン(8<sup>+</sup> )15 を打込む。打込エネルギー。ドーズ量は、120 Rev スロェ15である。(第2回(1))

被来の方法と比較すれば、第1トランジスクと 第2,第4トランジスクについては同じであるが 、第3トランジスクについては、ヒボイン (Ae<sup>+</sup>)打込み14とポロンイオン(B<sup>+</sup>)打 込み15でスレッショルド電圧をあわせることに なる。スレッショルド電圧開整後、ポリンリコン なりVD法で4000条デボさせ、フォトエッチ ング工程を様でゲート電優部17を形成する。そ の後、電優部のポリンリコンを9000 Dry 0。 雰囲気で酸化し、200条の彼化膜19を形成し、

特開平2-58261(3)

次にリン( p <sup>+</sup> )のイオン打込でソース。ドレイン部16を形成し、トランジスタが形成される。

1 7

1.6 . 2 6 … … ソース・ドレイン部

1 7 , 2 7 … … ポリシリコンゲート 1 8 , 2 8 … … 二酸化ゲイ素膜

19,29……ポリ上ライト機化膜

ta le

#### [発明の効果]

以上述べた本元明によれば、フォト工程・イオン打込工程を従来の方法に比べて成らすことができ、プロセスを短額できるため、スルーフットの向上につながる。また、マスク作成に関して、作成時のミスの減少にもつながる。

#### 4.図節の簡単な説明

第1 図( α) ~ ( α) は、本発明の M O 8 塑料 連体接近の製造方法を示す工程前面図。

第2 図心 4 )~(4 )は、従来の K G 8 型半導体装置の製造方法を示す工程所置図。

11,21……100008酸化膜


12,22 ---- レジスト

2 5 ……イオン打込(8+)


14,24~~~イオン打込(\* a<sup>+</sup> }

1 5 , 2 5 ……高級度イオン打込(B<sup>+</sup>)


出 顧 人 セイコーエアソン株式会社 代理 人 ・ 弁理士 上部報告(他1名)







第 1 四



第2图

• }

DialogWeb

Page 1 of 3

1/19/1 DIALOG(R)File 347:JAPIO (c) 2003 JPO & JAPIO. All rts. reserv. 03082761 \*\*Image available\*\*
MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE

TO THE PROPERTY OF THE PROPERT

Pub. No.: 02-058261 [JP 2058261 A] Published: February 27, 1990 (19900227) Inventor: NAKAJIMA NOBUYUKI

Applicant: SEIKO EPSON CORP [000236] (A Japanese Company or Corporation), JP (Japan)

Application No.: 63-209032 [JP 88209032]

iled: August 23, 1988 (19880823)

Aternational Class: [5] H01L-027/088

JAPIO Class: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO Keyword: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS) Journal: Section: E, Section No. 927, Vol. 14, No. 225, Pg. 93, May 14, 1990 (19900514)

#### ABSTRACT

PURPOSE: To reduce the number of photo processes, prevent the decrease of throughput, and reduce the failure of mask formation by a method wherein threshold voltages are adjusted, by implanting N-type ion species in a second and a third transistor parts, and implanting P-type ion species in the third and a fourth transistor parts.

CONSTITUTION: In the case where four kinds of transistor having mutually different threshold voltages are formed, resist 12 is spread on a first transistor part and a fourth transistor part, and N-type ion species 14 are implanted in a second transistor part and a third transistor part. Next, resist 12 is spread on the first transistor part and the second transistor part, and P-type ion species 15 are implanted in the third transistor part and the fourth transistor part. Thereby, the threshold voltage of each transistor is adjusted. After that, a gate electrode part 17 is formed by depositing, e.g., polysilicon, and an oxide film 19 of 200 angstroms thick is formed by oxidation at 900 deg.C in an O (sub 2) atmosphere. Finally, a source drain part 16 is formed by ion implantation of phosphorus, and a transistor is completed.

